FLIP-FLOP

Flip-Flops

A diferencia de los cerrojoslos flip-flopsson dispositivos sincrónicos y el estado de sus salidas es controlado en instantes de tiempo discretos por una señal de reloj. Al igual que los cerrojoslos hay de varios tipos y sus aplicaciones son diversas. Los flip-flopsson dispositivos que responden una señal de reloj durante los cambios de 1a 0lógico o de 0a 1lógico, según el tipo de flip-flop.

Para lograr que los flip-flopsrespondan al cambio de la señal del reloj es necesario implementar un circuito que detecte el flanco de subida o bajada de la seña de reloj. En la interactividad 5.5.1 se observa uno de estos circuitos, el cuál se conoce como flip-flop Dmaestro/esclavo. Unflip-flopde este tipo contiene dos cerrojos, uno de ellos actúa como maestro y el otro como esclavo. Durante la transición de la señal de reloj de1a 0lógico las entradas se emplean para determinar la salida del maestro.Cuando la señal de reloj pasa de 0a 1lógico el estado del maestro se trasmite al esclavo. De esta forma se garantiza que las salidas Qy Q'del flip-flopcambien cada vez que ocurre una transición de 0a 1en la señal de reloj. Haga click sobre la entrada D del cerrojo maestro y observe como se transmite la información al cerrojo esclavo y de este a la salida.

• Flip-Flop D (Data)

El flip-flop Des muy similar al cerrojoD, y su diferencia radica en que la señal habilitadora (enable) es reemplazada por el mecanismo del flip-flopmaestro/esclavo, el cual actualiza los datos cada vez que la señal de reloj tiene una transición de 0a 1o 1a 0dependiendo del tipo de flip-flop. La estructura del flip-flopDy su representación simplificada se muestran en la figura 5.5.3.

Figura 5.5.3. Flip-flop D

La tabla 5.5.1 es la tabla de verdad de este flip-flop, la cual indica que el dado se tranfiere cuando ocurre un pulso de reloj.

Tabla 5.5.1. Estados del flip-flop D

La forma de operación de este flip-flopes muy sencilla:

• Cuando D=0 y se presenta un cambio de 0 a 1 lógico en la entrada de reloj del flip-flop la salida Q=0.
• Cuando D=1 y se presenta un cambio de 0 a 1 lógico en la entrada de reloj del flip-flop la salida Q=1.

En otras palabras, el dato en Dse transfiere y memoriza en Qcada vez que se presenta una transición de 0 a1 lógico en la señal de reloj (CLK); esta condición se conoce con el nombre de transición por flanco positivo.

La condición complementaria a la anterior es cuando la transición es de 1a 0lógico, en este caso se dice que la transición se da por flanco negativo.

Este flip-flopse puede utilizar para que la transición se de por flanco negativo, simplemente basta con poner a la entrada del reloj (CLK) un inversor como en la figura 5.5.4.

Figura 5.5.4. Flip-flop D con inversor en la entrada de reloj

• Flip-Flop D Preset-Clear

Este flip-flopes similar al flip-flop D, excepto que este tiene dos entradas asincrónicas activadas en bajo llamadas Presety Clear. Estas entradas como su nombre lo indican sirven respectivamante para poner en 1y 0la salida Qdel flip-flopindependientemente de la señal de reloj. La configuración de este flip-flopy su representación abreviada se describen en la figura 5.5.5.

• Flip-Flop T (Toggle)

Este flip-floprecibe su nombre por la función que realiza (Toggle) cambiando el estado de la salida por su complemento. Es una modificación del flip-flopJ-Klimitándolo a cumplir exclusivamente esta función, la cual se logra uniendo las terminales Jy Kcomo se muestra en la figura 5.5.7.

Figura 5.5.7. Flip-flop T

La tabla de verdad de este flip-flopse limita a las líneas 1 y 4 del flip-flopJ-K.

Tabla 5.5.3. Estados del flip-flop T

Tablas de Transición de flip-flops

Las tablas de transición se usan en conjunto con las de estado y representan la tabla de verdad de los flip-flopscon los cuales se desea implementar el circuito secuencial. La tabla contiene los estados actuales y siguientes según el estado de las entradas de los flip-flops. La tabla 7.1.3 corresponde a la tabla de transición del flip-flop JK.

Tabla 7.1.3. Tabla de transición del flip-flop JK

En la tabla, Qicorresponde al estado actual y Qi+1al estado siguiente, Jy K son las entradas de los flip-flops.La información sombreada en la tabla se interpreta de la siguiente forma: cuando el estado presente de la salida Q=0y las entradas J=1y K=X(Xindica una condición de no importa, 1o 0), después de un pulso de reloj en el flip-flopla salida cambia al estado siguiente Q=1.

Mapas de Karnaugh

Generalmente la tablas de estado y de transición de losflip-flopsse fusionan en una sola para agrupar la información de tal forma que permitan construir los Mapas de Karnaugh para simplificar las funciones lógicas. La tabla 7.1.4 corresponde a una tabla de estado de un contador de tres bits con flip-flops JK. Observe que esta tabla incluye las entradas Jy Kpara cada una de la transiciones (estado actual a estado siguiente). Las regiones sombreadas en la tabla indican que el estadoQicambia estando presentes las entradas Jiy Kicorrespondientes después de una transición del reloj.

Tabla 7.1.4. Tabla de estado y transición de un contador de 3 bits

Los Mapas de Karnaughse emplean para definir la lógica de las entradas de los flip-flopsy se debe hacer uno para cada una de las entradas.La figura 7.1.5 corresponde alMapa de karnaugh de la entrada J1. de la tabla de estado 7.1.4.

Figura 7.1.5. Mapa de Karnaugh para el estado J₁

Observe que cada celda en el mapa representa uno de los estados actuales de la secuencia en la tabla de estado. Una vez asignados todos los estados posibles a cada celda en el Mapa de Karnaugh se procede a simplicar y deducir las exprexiones lógicas. En la figura 7.1.5 se observa que la expresión correspondiente a la entrada J1es:

J1 = Q0

Esta expresión indica que en el circuito lógico la salida Q0debe ir conectada a la entrada J1. En la siguiente lección se explicara de una forma detallada el procedimiento para el Diseno de Circuitos Secuenciales.

Diseño de Circuitos Secuenciales conflip-flopsD

El diseño del circuito de la figura 7.2.3 se hizo con flip-flops JK. En esta sección veremos como se realiza el diseño de circuitos secuenciales mediante el uso de flip-flopstipo D.

A diferencia de las entradas de los flip-flops JK, las entradas en los flip-flops D corresponden exactamente a los estados siguientes. Por esta razón en la tabla de estado no se requiere una columna independiente para las excitaciones. En el siguiente ejemplo se verá como realizar el diseño de circuitos secuenciales con flip-flops D.

Contadores y Registros

Los contadores digitales son elementos importantes de muchos sistemas digitales. Además de efectuar la función obvia de contar, tienen la capacidad de integrarse en equipos para la medición digital de cantidades como tiempo, velocidad, frecuencia y distancia, entre otras. Los contadores encuentran también usos muy difundidos en la instrumentación digital.

Los registros son dispositivos que almacenan temporalmente un conjunto de datos en forma de palabras binarias. Por lo general tienen tamaños de 8, 16, o 32bits, y se encuentran conformados por un conjunto de flip-flops, en los cuales se almacena la información. Estos dispositivos son empleados en los computadores para almacenar temporalmente datos, con los cuales se realizan operaciones binarias.

Contadores de Propagación

Los contadores digitales o binarios en esencia son un grupo de flip-flopsdispuestos de tal manera que sus salidas proporcionan una secuencia determinada como respuesta a los acontecimientos que ocurren a la entrada del reloj. Estos acontecimientos pueden ser por lo general pulsos de reloj (sincrónicos) o acontecimientos aleatorios (asincrónicos) alimentados como entradas por la terminal de reloj de los flip-flops. Los contadores de propagación se basan en este último principio para generar secuencias binarias que cambian como respuesta a eventos.