ECL
FAMILIA ECL
La familia ECL, lo que quiere decir Lógica Acoplada en Emisor (emmiter-coupled logic) son unos circuitos integrados digitales los cuales usan transistores bipolares, pero a diferencia de los TTL en los ECL se evita la saturación de los transistores, esto da lugar a un incremento en la velocidad total de conmutación. La familia ECL opera bajo el principio de la conmutación de corriente, por el cual una corriente de polarización fija menor que la corriente del colector de saturación es conmutada del colector de un transistor al otro. Este tipo de configuraciones se les conoce también como la lógica de modo de corriente (CML; current-mode logic).
El circuito básico para los ECL es principalmente la configuración de amplificador diferencial. El funcionamiento de este amplificador es muy simple, se tiene una corriente fija IE que es producida por la fuenet VEE, esta corriente que pasa a través de la resistencia de 1k
permanece alrededor de 3 mA durante la operación normal de la compuerta. Ahora bien, depende del nivel de voltaje en la base de los transistores de entrada para definir que transistor debe conducir, esto significa que la corriente cambiará entre el colector de Q1 y Q2 y el de Q3. Los niveles lógicos para la familia ECL son los siguientes:
0 lógico -1.7 V
1 lógico -0.8 V
CARACTERÍSTICAS DE LA ECL
La familia TTL utiliza transistores que operan en el modo saturado. Como resultado, su velocidad de conmutación esta limitada por el retardo en el tiempo de almacenamiento asociado con un transistor que se conduce a saturación. En cambio con el desarrollo de la ECL sa ha logrado mejorar las velocidades de conmutación. La familia ECL no se usa tan comunmente como las familias TTL y MOS, excepto en aplicaciones de muy alta frecuencia donde su velocidad es superior. Sus márgenes de ruido son relativamente bajos y tiene un elevado consumo de potencia son desventajas en comparación con las otras familias lógicas
En la familia ECL los transistores nunca se saturan, esto hace que la velocidad de conmutación sea muy alta, el tiempo común de retardo es de 2ns. Los márgenes de ruido en el peor de los casos son de 250 mV. Esto hace a los ECL un poco inseguros para utilizarse en medios industriales de mucho trabajo.
También tenemos que tomar en cuenta la disipación de potencia de una compuerta ECL que es de 40 mW, muy alta en comparación a las otras familias. Otra desventaja es su voltaje de alimentación negativo y niveles lógicos, que no son compatibles con las demás familias y esto dificulta el uso de las ECL en conjunción con los circuitos TTL y MOS.
El flujo de corriente total en el circuito ECL permanece constante, no importa su estado lógico esto ayuda a mantener un consumo de corriente invariables en el suministro de potencia del circuito.
A continuación se muestra una tabla donde se compara la familia ECL con la TTL:
Familia Lógica tPD (ns) PD(mW) Margen de Ruido (mV) Frecuencia Máx (Mhz)
74 9 10 400 35
74AS 1.7 8 300 200
74ALS 4 1.2 400 70
74S 3 20 300 125
74LS 9.5 2 300 45
ECL 1 40 250 600