FF RS & JK & D
-
Flip-Flop S-R (Set-Reset)
Este dispositivo es similar al cerrojo S-Rde la lección anterior, la diferencia radica en la inclusión de una señal de reloj, que actúa como señal de confirmación del paso de los datos hacia el circuito principal, el cuál se encarga de memorizar los datos. Su representación en los sistemas digitales es la que se muestra en la figura 5.5.2. Este tipo de flip-flopno es muy comercial así que no se darán mas detalles sobre este dispositivo en este curso.
Figura 5.5.2. Flip-flop S-R
Biestable RS
Dispositivo de almacenamiento temporal de 2 estados (alto y bajo), cuyas entradas principales permiten al ser activadas:
-
R: el borrado (reset en inglés), puesta a 0 ó nivel bajo de la salida.
-
S: el grabado (set en inglés), puesta a 1 ó nivel alto de la salida
Si no se activa ninguna de las entradas, el biestable permanece en el estado que poseía tras la última operación de borrado o grabado. En ningún caso deberían activarse ambas entradas a la vez, ya que esto provoca que las salidas directa (Q) y negada (Q') queden con el mismo valor: a bajo, si el flip-flop está construido con puertas NOR, o a alto, si está construido con puertas NAND. El problema de que ambas salidas queden al mismo estado está en que al desactivar ambas entradas no se podrá determinar el estado en el que quedaría la salida. Por eso, en las tablas de verdad, la activación de ambas entradas se contempla como caso no deseado (N. D.).
Biestable RS (Set Reset) asíncrono
Sólo posee las entradas R y S. Se compone internamente de dos puertas lógicas NAND o NOR, según se muestra en la siguiente figura:
|
Tabla de verdad biestable RS |
|||
|
R |
S |
Q (NOR) |
Q' (NAND) |
|
0 |
0 |
q |
N. D. |
|
0 |
1 |
1 |
0 |
|
1 |
0 |
0 |
1 |
|
1 |
1 |
N. D. |
q |
|
N. D.= Estado no deseado q= Estado de memoria |
|||
Biestable RS (Set Reset) síncrono
Circuito Biestable RS síncrono a) y esquema normalizado b).
Además de las entradas R y S, posee una entrada C de sincronismo cuya misión es la de permitir o no el cambio de estado del biestable. En la siguiente figura se muestra un ejemplo de un biestable síncrono a partir de una asíncrona, junto con su esquema normalizado:
Su tabla de verdad es la siguiente:
|
Tabla de verdad biestable RS |
|||
|
C |
R |
S |
Q (NOR) |
|
0 |
X |
X |
q |
|
1 |
0 |
0 |
q |
|
1 |
0 |
1 |
1 |
|
1 |
1 |
0 |
0 |
|
1 |
1 |
1 |
N. D. |
|
X=no importa |
|||
-
Flip-Flop J-K
Este flip-flopes una versión modificada del flip-flopD, y su aplicación es muy difundida en el Análisis y Diseño de Circuitos Secuenciales. El funcionamiento de este dispositivo es similar al flip-flop S-R, excepto que en este no se presentan indeterminaciones cuando sus dos entradas se encuentran en 1lógico, si no que el flip-flop entra en un modo de funcionamiento llamado modocomplemento, en el cual, la salida Qcambia a su estado complementario después de cada pulso de reloj. La configuración de este flip-flop y su representación abreviada se muestran en la figura 5.5.6. y en la tabla 5.5.2 se indican los estados de entrada y salida de este flip-flop.
Figura 5.5.6. Representación del flip-flop J-K
Note que las entradas Jy Kcontrolan el estado de este flip-flopde la misma manera que en el flip-flopD. Cuando las entradas son J=1y K=1no generan un estado indeterminado a la salida, sino que hace que la salida del flip-flopcambie a su estado complementario.
|
J |
K |
CLK |
Qi+1 |
|
0 |
0 |
↑ |
Qi |
|
1 |
0 |
↑ |
1 |
|
0 |
1 |
↑ |
0 |
|
1 |
1 |
↑ |
Qi' |
Tabla 5.5.2. Estados del flip-flop J-K
|
Biestable JK
Es versátil y es uno de los tipos de flip-flop mas usados. Su funcionamiento es idéntico al del flip-flop S-R en las condiciones SET, RESET y de permanencia de estado. La diferencia está en que el flip-flop J-K no tiene condiciones no validas como ocurre en el S-R. Este dispositivo de almacenamiento es temporal que se encuentra dos estados (alto y bajo), cuyas entradas principales, J y K, a las que debe el nombre, permiten al ser activadas: J: El grabado (set en inglés), puesta a 1 ó nivel alto de la salida. K: El borrado (reset en inglés), puesta a 0 ó nivel bajo de la salida. Si no se activa ninguna de las entradas, el biestable permanece en el estado que poseía tras la última operación de borrado o grabado. A diferencia del biestable RS, en el caso de activarse ambas entradas a la vez, la salida adquirirá el estado contrario al que tenía. La ecuación característica del biestable JK que describe su comportamiento es:
Y su tabla de verdad es:
Biestable D (Data o Delay)
Símbolos normalizados: Biestables D a) activo por nivel alto y b) activo por flanco de subida. El flip-flop D resulta muy útil cuando se necesita almacenar un único bit de datos (1 o 0). Si se añade un inversor a un flip-flop S-R obtenemos un flip-flop D básico. El funcionamiento de un dispositivo activado por el flanco negativo es, por supuesto, idéntico, excepto que el disparo tiene lugar en el flanco de bajada del impulso del reloj. Recuerde que Q sigue a D en cada flanco del impulso de reloj. Para ello, el dispositivo de almacenamiento temporal es de dos estados (alto y bajo), cuya salida adquiere el valor de la entrada D cuando se activa la entrada de sincronismo, C. En función del modo de activación de dicha entrada de sincronismo, existen dos tipos: Activo por nivel (alto o bajo), también denominado registro o cerrojo (latch en inglés). Activo por flanco (de subida o de bajada). La ecuación característica del biestable D que describe su comportamiento es: Qsiguiente=D
y su tabla de verdad:
Esta báscula puede verse como una primitiva línea de retardo o una retención de orden cero (zero order hold en inglés), ya que los datos que se introducen, se obtienen en la salida un ciclo de reloj después. Esta característica es aprovechada para sintetizar funciones de procesamiento digital de señales (DSP en inglés) mediante la transformada Z. Ejemplo: 74LS74
Biestable T (Toggle)
Símbolo normalizado: Biestable T activo por flanco de subida. Dispositivo de almacenamiento temporal de 2 estados (alto y bajo). El biestable T cambia de estado ("toggle" en inglés) cada vez que la entrada de sincronismo o de reloj se dispara mientras la entrada T está a nivel alto. Si la entrada T está a nivel bajo, el biestable retiene el nivel previo. Puede obtenerse al unir las entradas de control de un biestable JK, unión que se corresponde a la entrada T. La ecuación característica del biestable T que describe su comportamiento es:
y la tabla de verdad:
|
|||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
|
|